IN THE UNITED STATES PATENT AND TRADEMARK OFFICE In re application of:

Atsuko KOZAI

Appln. No.: 09/604,530

Filed: June 27, 2000

For: STANDARD CELL, STANDARD

CELL ARRAY, AND SYSTEM AND METHOD FOR PLACING AND

ROUTING STANDARD CELLS

Art Unit: To be assigned

Examiner: To be assigned

Docket No.: KOM-02001

Certificate of Mailing

I hereby certify that the foregoing documents are being deposited with the United States Postal Service as first-class mail, postage prepaid, in an envelope addressed to the Assistant Commissioner for Patents Washington, D.C. 20231 on this date of July 12, 2000.

SUBMISSION OF PRIORITY DOCUMENT

Assistant Commissioner for Patents Washington, DC 20231

Sir:

Attached hereto is Japanese application no. 11-182445, filed June 28, 1999, a priority document for the above-referenced application. Should there be any questions after reviewing this submission, the Examiner is invited to contact the undersigned at 617-951-6676.

Respectfully submitted,

HUTCHINS, WHEELER & DITTMAR


VINVININANO

July 12, 2000 Date

Patent Group Hutchins, Wheeler & Dittmar

101 Federal Street Boston, MA 02110 Reg. No. 33,978





## PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年 6月28日

出 願 番 号 Application Number:

平成11年特許願第182445号

日本電気アイシーマイコンシステム株式会社

2000年 4月28日

特許庁長官 Commissioner, Patent Office

近藤隆彦



【書類名】

特許願

【整理番号】

01210652

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/82

【発明者】

【住所又は居所】

神奈川県川崎市中原区小杉町一丁目403番53

日本電気アイシーマイコンシステム株

式会社内

【氏名】

古財 敦子

【特許出願人】

【識別番号】

000232036

【氏名又は名称】 日本電気アイシーマイコンシステム株式会社

【代理人】

【識別番号】

100082935

【弁理士】

【氏名又は名称】 京本 直樹

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】

100082924

【弁理士】

【氏名又は名称】 福田 修一

【電話番号】 03-3454-1111

【選任した代理人】

【識別番号】 100085268

【弁理士】

【氏名又は名称】 河合 信明

【電話番号】

03-3454-1111

【手数料の表示】

【予納台帳番号】 021566



【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9114180

【プルーフの要否】 要



【発明の名称】スタンダードセル、スタンダードセル列、スタンダードセルの配 置配線装置および配置配線方法

#### 【特許請求の範囲】

【請求項1】 拡散層の電源端子と第1層メタルの入力端子と第1層メタルの出力端子とを有することを特徴とするスタンダードセル。

【請求項2】 PチャネルトランジスタとNチャネルトランジスタからなる機能回路を含み前記Pチャネルトランジスタ中の一部のPチャネルトランジスタに第1の電源を供給する第1の電源端子と前記Nチャネルトランジスタ中の一部のNチャネルトランジスタに第2の電源を供給する第2の電源端子と、前記機能回路の入力端子と前記機能回路の出力端子とを有するスタンダードセルにおいて

前記第1の電源が供給されるPチャネルトランジスタのP型拡散層上に設けた前記第1の電源端子と、前記第2の電源が供給されるNチャネルトランジスタのN型拡散層上に設けた前記第2の電源端子と、第1層メタル上に設けた前記入力端子と、第1層メタル上に設けた前記出力端子とを有することを特徴とするスタンダードセル。

【請求項3】 請求項1もしくは2記載のスタンダードセルをセル内部のウェル境界線が一直線上にのるように位置合わせして並べ一方向に伸びるセル列に形成し、該セル列中に所定の間隔で少なくとも一個の割合で配置されて前記第1,第2の電源とウェル層、基板とを接続する基板コンタクトセルを有することを特徴とするスタンダードセル列。

【請求項4】 請求項1もしくは2記載のスタンダードセルを格納したライブラリファイルと、開発対象LSIの回路接続情報を格納した回路接続情報ファイルと、配置配線に関する制約情報を格納した制約情報ファイルと、LSIの電源電圧、動作周波数、拡散層の単位あたりの抵抗値を含むパラメータ情報を格納するパラメータファイルと、前記ライブラリファイルと前記回路接続情報ファイルと前記パラメータファイルからの情報を使用してスタンダードセルの配置配線を実行する配置配線システムと、配置配線の経過並びに結果を外部へ表示出力す

るとともに外部からの制御コマンドを入力して配置配線システムを制御する入出 力表示装置とを備えたことを特徴とするスタンダードセルの配置配線装置。

【請求項5】 請求項4記載のスタンダードセルの配置配線装置を用いて実行され、

前記回路接続情報ファイルから前記回路接続情報を入力する第1の処理ステップ と、

前記回路接続情報に対応するスタンダードセルを前記セルライブラリファイルから読み出しセル列に分類して所定セル数毎に少なくとも1個の基板コンタクト用セルを挿入するとともにセル列毎に内部のウェル境界が平面視で一直線になるように各セルを配置してスタンダードセル列を形成する第2の処理ステップと、

前記スタンダードセル列に含まれる前記スタンダードセル間の信号線を前記回路 接続情報にしたがって配線する第3の処理ステップと、

前記スタンダードセル列中の既配線領域の外形を抽出し前記既配線領域の外側に 電源線を配置する第4の処理ステップと、

前記スタンダードセル列中の各セルの電源端子が前記電源線が重なる場合にはコンタクトホールを生成して接続し、前記電源端子が前記電源線と重ならない場合には前記電源端子から電源供給用拡散層配線を引き出して前記電源線との重なり部を設けコンタクトホールを生成して接続する第5の処理ステップと、

前記電源供給用拡散層配線の抵抗値が前記制約情報ファイルに格納された所定の 抵抗値以下であるか否かを判定する第6の処理ステップと、

前記第6の処理ステップで前記電源供給用拡散層配線の抵抗値が前記所定の抵抗 値を越える場合に前記スタンダードセル間の信号線を再配線して前記第4の処理 ステップに戻る第7の処理ステップと、

前記第6の処理ステップで前記電源供給用拡散層配線の抵抗値が前記所定の抵抗 値以下である場合に前記スタンダードセル列内の未接続配線およびスタンダード セル列間の信号配線を配線する第8の処理ステップとを有することを特徴とする スタンダードセルの配置配線方法。

【請求項6】 前記第2の処理ステップは、

前記回路接続情報に対応する前記スタンダードセルを前記セルライブラリファイ

ルから読み出しセル列に分類してセル列毎に内部のウェル境界が平面視で一直線 になるように各セルを配置する第1のサブステップと、

セル列内の所定セル数毎に少なくとも1個の前記基板コンタクトセルを挿入配置 して前記スタンダードセル列を形成する第2のサブステップと、

セル数、セル種類、電源電圧、動作周波数を含む情報から電源線幅を算出する第 3のサブステップと、

前記電源線幅と信号線本数と信号経路から必要となる配線チャネルの幅を算出す る第4のサブステップと、

前記制約情報ファイルに格納されたチップ寸法を参照比較して配線可能であるか 否かを判定し配線不可能であれば前記第1のサブステップに戻り配線可能であれ ば処理を終了する第5のサブステップを有する請求項5記載のスタンダードセル の配置配線方法。

【請求項7】 前記第5の処理ステップは、

スタンダードセル列に含まれるスタンダードセルの電源端子を抽出する第1のサ ブステップと、

抽出した電源端子と前記電源線とが重なっているか否かを判定する第2のサブス テップと、

前記第2のサブステップで前記抽出した電源端子と前記電源線とが重なっていない場合に前記抽出した電源端子から前記電源供給用拡散層配線を引き伸ばし前記電源層との重なり部を形成する第3のサブステップと、

前記第2のサブステップで前記抽出した電源端子と前記電源線とが重なっている場合にまたは前記第3のサブステップの処理した後に移行し、前記抽出した電源端子と前記電源線との重なり部にコンタクトホールを配置する第4のサブステップとを有する請求項5記載のスタンダードセルの配置配線方法。

【請求項8】 前記第7の処理ステップは、

前記電源供給用拡散層配線の抵抗値を前記所定の抵抗値以下に低減にするにあた り障害となる信号配線を検出する第1のサブステップと、

障害となっている信号配線部分を削除し結果として発生した端点部分に第1層メタルと第2層メタルとを接続するためのスルーホールを設置する第2のサブステ

ップと、

修正後の電源供給用拡散層配線の抵抗値の推定値が許容範囲内か否かを判定し前 記所定の抵抗値を越える場合は前記第1のサブステップに戻り前記所定の抵抗値 以下の場合は処理を終了する第3のサブステップとを有する請求項5記載のスタ ンダードセルの配置配線方法。

【請求項9】 請求項4記載のスタンダードセルの配置配線装置を用いて実行され、

前記回路接続情報ファイルから前記回路接続情報を入力する第1の処理ステップ と、

前記回路接続情報に対応するスタンダードセルを前記セルライブラリファイルから読み出しセル列に分類して仮配置し仮セル列を形成する第2の処理ステップと

前記仮セル列内で連続して隣接配置された所定個数範囲の前記スタンダードセルをグループ化してセルグループを形成する第3の処理ステップと、

前記セルグループの中から1個のセルグループを抽出し処理対象セルグループと する第4の処理ステップと、

前記処理対象セルグループ内の前記スタンダードセル間の信号線を配線する第5 の処理ステップと、

前記処理対象セルグループ内の既配線領域の外形を抽出してその内部を電源線の 配線禁止領域として制約情報ファイルに登録する第6の処理ステップと、

前記仮セル列に含まれる前記スタンダードセル間の信号線を前記回路接続情報に 配線禁止領域の外側に沿って電源線を生成する第7の処理ステップと、

前記処理対象セルグループ中の各セルの電源端子が前記電源線が重なる場合には コンタクトホールを生成して接続し、前記電源端子が前記電源線と重ならない場 合には前記電源端子から電源供給用拡散層配線を引き出して前記電源線との重な り部を設けコンタクトホールを生成して接続する第8の処理ステップと、

前記電源供給用拡散層配線の抵抗値が前記制約情報ファイルに格納された所定の 抵抗値以下であるか否かを判定する第9の処理ステップと、

前記第9の処理ステップで前記電源供給用拡散層配線の抵抗値が前記所定の抵抗

値を越える場合に前記スタンダードセル間の信号線を再配線して前記第5の処理 ステップに戻る第10の処理ステップと、

前記第9の処理ステップで前記電源供給用拡散層配線の抵抗値が前記所定の抵抗 値以下である場合に全部の前記セルグループについて処理が完了したか否かを判 定し未処理のセルグループがあれば前記第4の処理ステップに移行する第11の 処理ステップと、

前記第11の処理ステップで全部の前記セルグループの処理が完了したと判定された場合に仮配置セルからなる前記仮セル列を対応する処理済みセルグループに置換してスタンダードセル列を形成する第12の処理ステップと、

前記処理済みセルグループ間の電源線を接続して前記スタンダードセル列の電源 線を形成する第13の処理ステップと、

前記スタンダードセル列内の未接続配線およびスタンダードセル列間の信号配線 を配線する第14の処理ステップとを有することを特徴とするスタンダードセル の配置配線方法。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は半導体基板上に形成されるスタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法に関する。


[0002]

#### 【従来の技術】

短期間でLSIを半導体基板上に高集積に形成するためのレイアウト設計技術として、インバータやNAND回路のような小単位の回路をスタンダードセルとして用意しておき、これを列状に配置し、セル間を配線することによりLSIを形成するスタンダードセル方式のLSI設計技術が広く利用されている。

[0003]

図18(a)はスタンダードセル方式のLSIのレイアウト模式図である。高さが同一の複数の機能セル106を列状に配置したセル列を複数配置し、セル列間には配線チャネル領域1801が設けられて、同一セル列内のセル間配線18



[0004]


図18(b)はスタンダードセル内部のパターン図である。インバータ機能を持つ機能セル106aにおいて、111はNウェル、112はP型拡散層、113はN型拡散層、113はN型拡散層、113はN型拡散層、115はP型またはN型の拡散層と第1層メタルとの間のコンタクトホール、116はポリシリコンと第1層メタルとの間のコンタクトホール、117は第1層メタル、120は第1層メタルのVDD配線、121は第1層メタルのVSS配線121のそれぞれの領域のパターンを示している。Nウェル111内にはP型拡散層112のソースおよびドレインを有するPチャネルのMOSトランジスタが形成され、Nウェルの外側のP型基板領域ではN型拡散層113のソースおよびドレインを有するNチャネルのMOSトランジスタが形成される。

[0005]

従来のスタンダードセルは、全てのセルの高さ寸法が一定であり、図18(b)のようにVDD電源線120とVSS電源線121が固定された幅でそれぞれセル内の上端部と下端部に配置されていて、両電源線に挟まれたセル内の領域はセル内のトランジスタ、端子等の間の配線に使用されていた。そのため、セル間の配線には配線チャネル領域を使用せざるを得ないが、一方ではフリップフロップなどの多数のトランジスタと複雑なセル内配線が必要な機能セルに合わせてセルの高さ寸法が決められるために、インバータや2入力NANDなどのセル内配線が単純な機能セルでは第1層メタルの空き領域が多く生じるにもかかわらず、これをセル間の配線に使用できないという問題点があった。またスタンダードセル内の電源線の幅は一定であり、電源電流の多寡に応じて配線幅を変更することが容易でないという問題点があった。

[0006]

これに対して、特開平6-169016号公報には、電源線とセル内配線領域の間にセル間の配線に利用するための空き領域を設けたスタンダードセルが開示されている。この第2の従来例のスタンダードセルの配線領域図を図19(a)に示す。第1メタルのVDD配線120とセル内配線領域122の間に空き領域



[0007]

また特開平3-62551号公報には、電源線の外側領域にまで素子領域が伸びているスタンダードセルが開示されている。この第3の従来例のスタンダードセルの配線領域図を図19(b)に示す。VDD電源線120とVSS電源線121の間にセル内配線領域122が設けられる点では第1の従来例の図18(b)に示したスタンダードセルと同様であるが、素子領域(鎖線で示す)が電源線の外側まで延びている。この領域は配線チャネル領域としても使用できるのでセル間配線に利用できるとともに、電源線の高さはセル間で統一しても、素子領域の寸法できまる実質的なセルの高さ寸法はセルにより自由に設定できるという利点がある。

[0008]

また特開平5-55381号公報には電源線パターンのないスタンダードセルが開示されている。この第4の従来例のスタンダードセルの配線領域図を図19 (c)に示す。セルにはセル内のトランジスタ、端子間の配線パターンを含むセル内配線領域122のみを有し、セル列を配置した後に、セル列の長さ、消費電力に合わせて線幅を決定した電源線パターンを発生して各スタンダードセルと結合させることにより電源線を配線するので最適な線幅にすることができる。


[0009]

#### 【発明が解決しようとする課題】

しかしながら、第2の従来例のスタンダードセルには電源線幅の最適化が困難で、またセル高さが一定に制約されるという問題点が残り、第3の従来例のスタンダードセルには電源線幅の最適化が困難であり、第4の従来例のスタンダードセルはセル高さが一定に制約され、また素子領域上をセル間配線に使用しないので配線密度が低いという問題点が残っている。

[0010]

本発明の目的は、セル高さ一定の制約がなく、電源線とセル内配線領域との間の領域にセル間配線がなされ、最適な線幅の電源線を確保できるスタンダードセ



[0011]

#### 【課題を解決するための手段】


本発明の第1の発明のスタンダードセルは、拡散層の電源端子と第1層メタルの入力端子と第1層メタルの出力端子とを有することを特徴とし、またPチャネルトランジスタとNチャネルトランジスタからなる機能回路を含み前記Pチャネルトランジスタ中の一部のPチャネルトランジスタに第1の電源を供給する第1の電源端子と前記Nチャネルトランジスタ中の一部のNチャネルトランジスタに第2の電源を供給する第2の電源端子と、前記機能回路の入力端子と前記機能回路の出力端子とを有するスタンダードセルにおいて、前記第1の電源が供給されるPチャネルトランジスタのP型拡散層上に設けた前記第1の電源端子と、前記第2の電源が供給されるNチャネルトランジスタのN型拡散層上に設けた前記第2の電源端子と、第1層メタル上に設けた前記入力端子と、第1層メタル上に設けた前記出力端子とを有することを特徴とする。

#### [0012]

本発明の第2の発明のスタンダードセル列は、前記第1の発明のスタンダードセルをセル内部のウェル境界線が一直線上にのるように位置合わせして並べ一方向に伸びるセル列に形成し、該セル列中に所定の間隔で少なくとも一個の割合で配置されて前記第1,第2の電源とウェル層、基板とを接続する基板コンタクトセルを有することを特徴とする。

#### [0013]

本発明の第3の発明のスタンダードセルの配置配線装置は、前記第1の発明のスタンダードセルを格納したライブラリファイルと、開発対象LSIの回路接続情報を格納した回路接続情報ファイルと、配置配線に関する制約情報を格納した制約情報ファイルと、LSIの電源電圧、動作周波数、拡散層の単位あたりの抵抗値を含むパラメータ情報を格納するパラメータファイルと、前記ライブラリファイルと前記回路接続情報ファイルと前記パラメータファイルからの情報を使用してスタンダードセルの配置配線を実行する配置配線システムと、配置配線の経



過並びに結果を外部へ表示出力するとともに外部からの制御コマンドを入力して 配置配線システムを制御する入出力表示装置とを備えたことを特徴とする。

[0014]

本発明の第4の発明のスタンダードセルの配置配線方法は、前記第3の発明の スタンダードセルの配置配線装置を用いて実行され、前記回路接続情報ファイル から前記回路接続情報を入力する第1の処理ステップと、前記回路接続情報に対 応するスタンダードセルを前記セルライブラリファイルから読み出しセル列に分 類して所定セル数毎に少なくとも1個の基板コンタクト用セルを挿入するととも にセル列毎に内部のウェル境界が平面視で一直線になるように各セルを配置して スタンダードセル列を形成する第2の処理ステップと、前記スタンダードセル列 に含まれる前記スタンダードセル間の信号線を前記回路接続情報にしたがって配 線する第3の処理ステップと、前記スタンダードセル列中の既配線領域の外形を 抽出し前記既配線領域の外側に電源線を配置する第4の処理ステップと、前記ス タンダードセル列中の各セルの電源端子が前記電源線が重なる場合にはコンタク トホールを生成して接続し、前記電源端子が前記電源線と重ならない場合には前 記電源端子から電源供給用拡散層配線を引き出して前記電源線との重なり部を設 けコンタクトホールを生成して接続する第5の処理ステップと、前記電源供給用 拡散層配線の抵抗値が前記制約情報ファイルに格納された所定の抵抗値以下であ るか否かを判定する第6の処理ステップと、前記第6の処理ステップで前記電源 供給用拡散層配線の抵抗値が前記所定の抵抗値を越える場合に前記スタンダード セル間の信号線を再配線して前記第4の処理ステップに戻る第7の処理ステップ と、前記第6の処理ステップで前記電源供給用拡散層配線の抵抗値が前記所定の 抵抗値以下である場合に前記スタンダードセル列内の未接続配線およびスタンダ ードセル列間の信号配線を配線する第8の処理ステップとを有することを特徴と する。ここで前記第2の処理ステップは、前記回路接続情報に対応する前記スタ ンダードセルを前記セルライブラリファイルから読み出しセル列に分類してセル 列毎に内部のウェル境界が平面視で一直線になるように各セルを配置する第1の サブステップと、セル列内の所定セル数毎に少なくとも1個の前記基板コンタク トセルを挿入配置して前記スタンダードセル列を形成する第2のサブステップと

、セル数、セル種類、電源電圧、動作周波数を含む情報から電源線幅を算出する 第3のサブステップと、前記電源線幅と信号線本数と信号経路から必要となる配 線チャネルの幅を算出する第4のサブステップと、前記制約情報ファイルに格納 されたチップ寸法を参照比較して配線可能であるか否かを判定し配線不可能であ れば前記第1のサブステップに戻り配線可能であれば処理を終了する第5のサブ ステップを有するものでもよく、また前記第5の処理ステップは、スタンダード セル列に含まれるスタンダードセルの電源端子を抽出する第1のサブステップと 、抽出した電源端子と前記電源線とが重なっているか否かを判定する第2のサブ ステップと、前記第2のサブステップで前記抽出した電源端子と前記電源線とが 重なっていない場合に前記抽出した電源端子から前記電源供給用拡散層配線を引 き伸ばし前記電源層との重なり部を形成する第3のサブステップと、前記第2の サブステップで前記抽出した電源端子と前記電源線とが重なっている場合にまた は前記第3のサブステップの処理した後に移行し、前記抽出した電源端子と前記 電源線との重なり部にコンタクトホールを配置する第4のサブステップとを有す るものでもよく、また前記第7の処理ステップは、前記電源供給用拡散層配線の 抵抗値を前記所定の抵抗値以下に低減にするにあたり障害となる信号配線を検出 する第1のサブステップと、障害となっている信号配線部分を削除し結果として 発生した端点部分に第1層メタルと第2層メタルとを接続するためのスルーホー ルを設置する第2のサブステップと、修正後の電源供給用拡散層配線の抵抗値の 推定値が許容範囲内か否かを判定し前記所定の抵抗値を越える場合は前記第1の サブステップに戻り前記所定の抵抗値以下の場合は処理を終了する第3のサブス テップとを有するものでもよい。

#### [0015]

本発明の第5の発明のスタンダードセルの配置配線方法は、前記第3の発明のスタンダードセルの配置配線装置を用いて実行され、前記回路接続情報ファイルから前記回路接続情報を入力する第1の処理ステップと、前記回路接続情報に対応するスタンダードセルを前記セルライブラリファイルから読み出しセル列に分類して仮配置し仮セル列を形成する第2の処理ステップと、前記仮セル列内で連続して隣接配置された所定個数範囲の前記スタンダードセルをグループ化してセ

ルグループを形成する第3の処理ステップと、前記セルグループの中から1個の セルグループを抽出し処理対象セルグループとする第4の処理ステップと、前記 処理対象セルグループ内の前記スタンダードセル間の信号線を配線する第5の処 理ステップと、前記処理対象セルグループ内の既配線領域の外形を抽出してその 内部を電源線の配線禁止領域として制約情報ファイルに登録する第6の処理ステ ップと、前記仮セル列に含まれる前記スタンダードセル間の信号線を前記回路接 続情報に配線禁止領域の外側に沿って電源線を生成する第7の処理ステップと、 前記処理対象セルグループ中の各セルの電源端子が前記電源線が重なる場合には コンタクトホールを生成して接続し、前記電源端子が前記電源線と重ならない場 合には前記電源端子から電源供給用拡散層配線を引き出して前記電源線との重な り部を設けコンタクトホールを生成して接続する第8の処理ステップと、前記電 源供給用拡散層配線の抵抗値が前記制約情報ファイルに格納された所定の抵抗値 以下であるか否かを判定する第9の処理ステップと、前記第9の処理ステップで 前記電源供給用拡散層配線の抵抗値が前記所定の抵抗値を越える場合に前記スタ ンダードセル間の信号線を再配線して前記第5の処理ステップに戻る第10の処 理ステップと、前記第9の処理ステップで前記電源供給用拡散層配線の抵抗値が 前記所定の抵抗値以下である場合に全部の前記セルグループについて処理が完了 したか否かを判定し未処理のセルグループがあれば前記第4の処理ステップに移 行する第11の処理ステップと、前記第11の処理ステップで全部の前記セルグ ループの処理が完了したと判定された場合に仮配置セルからなる前記仮セル列を 対応する処理済みセルグループに置換してスタンダードセル列を形成する第12 の処理ステップと、前記処理済みセルグループ間の電源線を接続して前記スタン ダードセル列の電源線を形成する第13の処理ステップと、前記スタンダードセ ル列内の未接続配線およびスタンダードセル列間の信号配線を配線する第14の 処理ステップとを有することを特徴とする。

[0016]

#### 【発明の実施の形態】

図1 (a), (b) は本発明のスタンダードセルのパターン図である。図1 (a) はインバータセル101のパターン図であり、全層のパターンを示している



。111はNウェル、112はP型拡散層、113はN型拡散層、114はポリシリコン、115はP型またはN型の拡散層と第1層メタルとの間のコンタクトホール、116はポリシリコンと第1層メタルとの間のコンタクトホール、117は第1層メタル、118はP型拡散層のVDD端子、119はN型拡散層のVSS端子である。Nウェル111内にはP型拡散層のソースおよびドレインを有するPチャネルのMOSトランジスタが形成され、PチャネルのMOSトランジスタのソースとなるP型拡散層112上にVDD端子118が設置されている。同様にNウェルの外側のP型基板領域ではN型拡散層113のソースおよびドレインを有するNチャネルのMOSトランジスタが形成され、NチャネルのMOSトランジスタのソースとなるN型拡散層上にVSS端子119が設置されている。両トランジスタはインバータとして機能するように第1層メタル117およびコンタクトホール115によって結線されている。

#### [0017]

図1(b)のパターン図は、図1(a)からP型、N型の拡散層と第1層メタルのみを選択表示した図であり、拡散層のVDD端子118およびVSS端子119と第1層メタル117の入力端子INおよび出力端子OUTを示している。本発明のスタンダードセルは、電源線のメタル配線を有しておらず、拡散層のVDD端子118,VSS端子119と第1メタルの入力端子、出力端子とを有していることが特徴である。

#### [0018]

本発明のスタンダードセルにおいては電源端子が拡散層であることから、拡散層配線を介して電源線と接続することになり電源線とトランジスタとの間に寄生抵抗が挿入される場合が生じるが、近年の金属シリサイド形成技術の進歩により、拡散層領域の表面にチタンTiを被着してシリサイド化したチタンシリサイドや、コバルトCoを被着してシリサイド化したコバルトシリサイドなどが実用化されて拡散層の層抵抗値が激減した結果、寄生抵抗の影響を実用に支障ない範囲に抑制することが可能となった。

#### [0019]

図2(a)のパターン図は2入力NORセル102を示し、図2(b)のパタ



ーン図は2入力NANDセル103を示し、図3(a)のパターン図は低電力インバータセル104を示し、図3(b)のパターン図はNウェル111の電位をVDD電位に固定し、P型基板の電位をVSS電位に固定するための基板コンタクトセル105を示す。本発明のスタンダードセルは、図1、図2、図3に示すように、セルの横寸法のみでなく縦寸法もセル毎に異なっていても良い。

#### [0020]

図4は本発明のスタンダードセルを用いて配置配線を実行しLSIを設計するスタンダードセルの配置配線装置の構成図である。設計システムはセルの配置並びにセル間の配線および電源線の配置配線システム401と、図1,2,3に示した各セルを含むセルライブラリファイル402と、開発するLSIの回路接続情報ファイル403と、配置配線に関する制約を格納した制約情報ファイル404と、入出力表示装置405と、動作周波数、動作温度範囲およびP型拡散層、N型拡散層、各メタル配線層の層抵抗などの情報を格納するパラメータファイル406とで構成されている。入出力表示装置405は、配置配線の経過や結果を表示するとともにこれを通じてのコマンド入力などにより配置配線の実行を制御することができる。

#### [0021]

次に配置配線システム401における配置配線方法について詳細に説明する。 図5は配置配線フロー図である。

#### [0022]

まずステップ501で回路接続情報ファイル403からLSIの回路をセルの機能と対応する小回路および小回路間の接続情報で表現した回路接続情報を入力して、ステップ502に進む。

#### [0023]

図6の回路図は、ステップ501で入力された回路接続情報を回路図に表現したもので、低電力インバータ604の入力端子は端子Aに接続され、その出力端子は接続線A1を介して2入力NAND回路603の一方の入力端子に接続されている。2入力NAND回路603の他方の入力端子は端子Bに接続され、その出力端子は接続線A2を介して2入力NOR回路602の一方の入力端子と接続



されている。また、2入力NOR回路602の他方の入力は端子Cに接続され、 その出力端子は接続線A3を介してインバータ601の入力端子に接続されている。インバータ601の出力端子は端子Dに接続されている。インバータ601、2入力NOR回路602、2入力NAND回路603、低電力インバータ604は小回路に相当し、インバータセル101、2入力NORセル102、2入力NORセル103、低電力インバータセル104にそれぞれ対応する。

#### [0024]

ステップ502では、回路接続情報に対応するスタンダードセルをセルライブ ラリファイル402から読み出し、読み出したスタンダードセルをセル列に分類 し、セル列毎に各セル内部のNウェル111の境界が平面視で一直線になるよう に配置する。図7のフロー図にステップ502の詳細を示す。ステップ701で 各小回路間の相互接続線の本数および制約情報ファイル404からの近接配置制 約などをもとに回路接続情報に含まれる各小回路の仮配置順を定め、セルライブ ラリファイル402から各小回路に対応するスタンダードセルを入力して小回路 と置き換えた後にセル列の長さおよび段数を調整して各スタンダードセル内部の Nウェル111の境界が平面視で一直線になるようにセル配置を定めて仮セル列 とする。次にステップ702で各スタンダードセル列のNウェルの電位をVDD 電位に安定的に定め、P型基板の電位をVSS電位に安定的に定めるために、仮 セル列内の所定のセル数毎に少なくとも1個の基板コンタクトセル105を挿入 してスタンダードセル列を形成する。次にステップ703でスタンダードセル列 に含まれるセル数とセル種類、およびパラメータファイル406から読み出した 第1層メタルの層抵抗、電源電圧、動作周波数、動作温度等のデータから電力消 費による発熱、エレクトロマイグレーション耐量等を勘案して各スタンダードセ ル列に最適な電源線幅を算出する。次にステップ704で前ステップで求めた電 源線幅とセル間の信号線本数、概略の信号経路、スタンダードセル列内の配線可 能領域幅から各スタンダードセル列間に必要な配線チャネル領域を算出する。次 にステップ705では各スタンダードセル列と各配線チャネル領域からLSIの チップ寸法を推定し、これが制約情報ファイル404に格納されたチップの縦横 寸法を満足するか否かを判定する。満足しない場合は701に戻って入出力表示



装置405からコマンドによりセル列数を増やして又は減らして再配置する。満足する場合はステップ502を終了してステップ503に進む。

[0025]

図8のパターン図はステップ502を終了した段階のスタンダードセル列の一部分を示す。図6の回路図に使用しているインバータ601、2入力NOR回路602、2入力NAND回路603低電力インバータ604に対応してインバータセル101、2入力NORセル102、2入力NANDセル103、低電力インバータセル104が、各セル内部のNウェル111の境界が平面視で一直線になるように配置され、さらに基板コンタクトセル105が追加されている。各スタンダードセルのNウェル111は結合されて連続した一つのパターンとなる。各スタンダードセルの高さが異なるので、図8ではスタンダードセル列の上側境界線、下側境界線はともに凹凸した境界線となっている。

[0026]

次にステップ503では、スタンダードセル列内の信号線を回路接続情報ファイル403に格納された回路接続情報にしたがって配線する。図9のパターン図は、ステップ503が完了した段階を示す。図6の回路接続にしたがって、端子Aは第1層メタルの接続線901を介して低電力インバータセル104の入力端子に接続される。また、低電力インバータセル104の出力端子は、第1層メタルの接続線901(A1)を介して2入力NANDセル103の一方の入力端子に接続され、端子Bは第1層メタルの接続線901を介して2入力NANDセル103の出力端子は、第1層メタルの接続線901(A2)を介して2入力NORセル102の一方の入力端子に接続される。また、2入力NORセル102の出力端子は、第1層メタルの接続線901(A2)を介して2入力NORセル102の出力端子に接続される。また、2入力NORセル102の出力端子は、第1層メタルの接続線901(A3)を介してインバータセル101の入力端子に接続され、インバータセル101の出力端子は第1層メタルの接続線901を介して端子Dに接続される。ステップ503を終了するとステップ504に進む

[0027]

ステップ504ではスタンダードセル列内の配線領域の外形を抽出し、その外



形の外側に電源線を配置する。図11のパターン図を参照すると、VDD電源線 1101がセル列内の配線の平面視で上側に配置され、VSS電源線1102が セル列内の配線の平面視で下側に配置されている。

[0028]

次にステップ505に進み、セルの電源端子を電源線に接続する。図10のフ ロー図は、ステップ505の処理の詳細を示すフロー図である。まずVDD端子 118についてステップ1001でスタンダードセル列に含まれる各スタンダー ドセルのVDD端子118を抽出する。次にステップ1002では、抽出したV DD端子118がVDD電源線1101と重なっているか否かを判定する。 重な っている場合にはステップ1004に移行する。重なっていない場合にはステッ プ1003に移行し、VDD端子118からVDD電源供給用のP型拡散層配線 1105およびそれに付随するNウェルパターンを引き出してVDD電源線11 ○1とVDD端子から引き出されたP型拡散層配線1105との重なり部分を形 成し、ステップ1004に進む。ステップ1004ではVDD電源線1101と VDD端子118との重なり部およびVSS電源線1102とVSS端子引き出 しパターンとの重なり部に拡散層と第1層メタルとの間に接続のためのコンタク トパターンを発生配置する。次にステップ1005で全部のVDD端子118に 対してVDD電源線1101への接続処理が完了したか否かを判定し、処理が完 了しておらず、未処理のVDD端子118がある場合にはステップ1001にも 戻る。全てのVDD端子118について処理が完了した場合にはVDD端子11 8についての処理を完了する。同様にしてVSS端子119のVSS電源への接 続処理を行うが、処理の詳細はステップ1001からステップ1005までの説 明の中でVDD端子118をVSS端子119に読み替え、VDD電源線110 1をVSS電源線1102に読み替え、P型拡散層配線をN型拡散層配線に読み 替えればよい。VDD端子118、VSS端子119の両方の処理が全て完了す るとステップ505を終了してステップ506に進む。

[0029]

図11のパターン図はステップ505を終了した段階のスタンダードセル列のパターンを示す。セル内配線および同一セル列のセル間配線が配置された領域の



外側にVDD電源線1101とVSS電源線1102が配置され、VDD端子118とVDD電源線1101の重なり部にはコンタクトホール1105が設けて接続している。VDD電源線1101と重ならないVDD端子は、VDD端子118から伸びるVDD電源供給用のP型拡散層配線1103を配置し、VDD電源線1101との重なり部にコンタクトホール1105を設けてVDD電源線1101と接続している。同様におよびVSS電源線1102と重ならないVSS端子は、VSS端子119から伸びるVSS電源供給用のN型拡散層配線1104を配置し、VSS電源線1102との重なり部にコンタクトホール1105を設けてVSS電源線1102と接続している。

#### [0030]

次のステップ506では電源供給用のP型拡散層配線1103、N型拡散層配線1104の抵抗値が許容範囲以内であるか否かを確認する。パラメータファイル406からP型拡散層、N型拡散層の層抵抗値を読み出し、それぞれの拡散層配線の幅と長さから抵抗値を算出して制約情報ファイル404に格納された許容抵抗値と比較する。拡散層配線の抵抗値が許容抵抗値以下の場合は、ステップ508に進み、許容抵抗値を越える場合にはステップ507に移行する。

#### [0031]

ステップ507では拡散層配線が許容抵抗値以下になるように再配線を行う。 図12のフロー図はステップ507における再配線処理を詳細に説明するフロー 図である。まずステップ1201で拡散層配線の抵抗値を許容値以下に低減する に当たってネックとなっている第1層メタルの信号配線を検出する。次のステップ1202では、検出されたネックの配線を削除し、削除した配線が接続されて いた端点に第2層メタルとのスルーホールを設置し、また同時に電源線と抵抗値 低減対象となっている拡散層配線とを除去してステップ1203に進む。ステップ1203ではステップ1202の処理により短縮可能となった拡散層配線の寸 法を推定してその抵抗値を算出し、再度抵抗値が許容範囲内か否かを判定し、許 容範囲を超えている場合にはステップ1201に戻る。ステップ1201の判定 で拡散層配線の抵抗値が許容値以下であればその拡散層配線についての再配線処 理は完了し、次の許容範囲を越える配線に移って処理を行う。全ての許容範囲を



超える配線について処理が完了したときには全ての拡散層配線の抵抗値は許容範 囲内となっているのでステップ508に進む。

[0032]

ステップ508では、セル列内の未接続配線とスタンダードセル列間の信号配線を接続して配置配線処理を終了する。

[0033]

図 1 3 (a), (b), (c), (d)のレイアウト模式図に、配置配線フロ ーの各段階でのスタンダードセル列の配線状態を示す。図13(a)は図5にお けるステップ503を終了した段階のレイアウト模式図であり、複数個の拡散層 の電源端子と第1層メタルの入力端子および出力端子を備えて高さの異なる複数 の機能セル100と所定の機能セル個数毎に少なくとも1個の基板コンタクトセ ル105とを含み、各セル内部のNウェル境界が一直線上になるように整列配置 してスタンダードセル列を形成し、第1層メタルの接続線901でセル間が配線 されている。スタンダードセル列内のセル内配線およびセル間配線の領域を電源 線の配置禁止領域1301として抽出する。図13(b)は、ステップ505を 終了した段階のレイアウト模式図であり、禁止領域1301の外側にVDD電源 線1101、VSS電源線1102を配置し、P型拡散層配線1103aを設置 している。ここで、この拡散層配線1103aの抵抗値が許容範囲を越えたもの とする。図13(c)はステップ507の再配線の途中段階で、図12のステッ プを終了した段階のレイアウト模式図を示す。P型拡散層配線1103a、VD D電源線1101が除去するとともに、P型拡散層配線1103aの抵抗値の低 減に対してネックとなっていた第1層メタルの接続線901a, 901bを除去 し、端点であった位置にスルーホール1302を設置する。図13(d)はステ ップ508を終了した段階のレイアウト模式図で、修正された禁止領域1301 aの外側にVDD電源線1101が再度配置され、除去された第1層メタルの接 続線901a,901bの代わりに第2層メタルの接続線1303、スルーホー ル1302、第1層メタルの接続線901を用いてVDD電源1101の外側を 迂回して接続するので、P型拡散層配線1103bは短縮されて抵抗値が低減さ れ許容抵抗値の範囲内とすることができる。



[0034]

スタンダードセル列間の信号配線もステップ508で同様に実行される。図14のパターン図はステップ508終了後のパターン図である。スタンダードセル列間の信号配線が端子Cから第1層メタルの接続線901,第1層メタルと第2層メタルの間のスルーホール1302,第2層メタルの接続線1303、第1層メタルと第2層メタルの間のスルーホール1302を介して2入力NORセル102の他方の入力端子に接続する。

[0035]

このように本発明のスタンダードセルを用いてスタンダードセル列を形成し、 図5のフロー図にしたがって信号配線、電源線を配線することにより、高さの異なるセルであっても支障なく配置配線でき、電源線の幅をセル列毎に適切な幅に 設定でき、素子領域上も配線チャネルとして使用できるので高密度な配線が可能 となる。

図15のフロー図は、本発明のスタンダードセルの配置配線方法の他の実施例である。セル列の形成に先だって所定の個数範囲のセルグループを形成し、セルグループ単位でセルグループ内のセル間配線、電源線の配線を実行した後に、セル列に各セルグループをはめ込んでセルグループ境界の接続を行う点で図5のフロートは異なっている。

[0036]

ステップ1501では回路接続情報を入力する。次にステップ1502に進み、セルを仮配置して仮のセル列を形成する。次にステップ1503に進み、仮セル列で同一セル列内の隣接配置された所定個数の範囲のセルを1個のセルグループとして各セルをグルーピングする。このときに同時にセルグループに対応して回路接続情報に変更を加えて回路接続情報ファイル403に格納しても良い。

[0037]

次に、ステップ1504に進み、セルグループを1個取り出す。次に、ステップ1505に進み、対象セルグループに含まれるスタンダードセルをセルライブラリファイル402から読み出し、仮配置情報をもとに配置して少なくとも1個の基板コンタクトセルを付加してからスタンダードセル間の配線を行う。



[0038]

次にステップ1506に進み、セルグループ内の信号線部の外側に沿った仮想線に囲まれた領域を抽出して電源線の禁止領域とし前記制約情報ファイルに格納する。次にステップ1507に進み、適切な電源線の幅を制約情報ファイル404,パラメータファイル406に格納された情報をもとに算出し、禁止領域の外側に電源線を生成する。電源線は直線的な形状で生成してもよいが、禁止領域に沿った折れ曲がりを持つ形状に生成してもよい。

[0039]

次にステップ1508に進み、セルグループに含まれるスタンダードセルの電源端子を電源線に接続する。電源端子と電源線とが重なっている場合には電源端子の位置にコンタクトホールを発生し、電源端子と電源線とが重なっていない場合には電源端子から拡散層配線を延長して電源線との重なり部を形成し、コンタクトホールを設ける。

[0040]

次にステップ1509において、電源供給用に端子から延長した拡散層配線の 抵抗値が許容範囲内か否かを判定する。抵抗値が許容範囲を越える場合にはステップ1510に移行して、図12のフローと同様の処理をして再配線し、ステップ1505に進む。拡散層配線の抵抗値が許容範囲内の場合は、このセルグループについての配置配線処理が完了したものとしてステップ1511に移行する。

[0041]

ステップ1511では全部のセルグループの配置配線処理が完了したか否かを 判定する。処理が完了していないセルグループがあるときにはステップ1504 に移行する。全てのセルグループの処理が完了した場合にはステップ1512に 移行する。

[0042]

ステップ1512では、仮セル列の仮配置セルをセルグループに置換する。次にステップ1513に移り、セルグループ間の電源線の接続をする。次にステップ1514に進み、セル列内のみ接続配線およびセル列間の信号配線を接続して配置配線処理を完了する。



[0043]

図16(a),(b),(c)はセルグループのレイアウト模式図である。セルグループ内の機能セル100、基板コンタクトセル105の配置と、セルグループ内の信号線の配線領域を囲んで設定された禁止領域1301と、禁止領域1301の外側に沿って配置されたVDD電源線1101およびVSS電源線1102とを含んでいる。図16(d)は、図16(a),(b),(c)のそれぞれのセルグループを結合してえられるスタンダードセル列である。

[0044]

図17のパターン図はステップ1508が終了した段階でのセルグループのパターンを示したものである。内部の配線領域を囲んで、電源線の禁止領域1301が設定され、平面視で禁止領域1301の上側にVDD電源線1101が折れ曲がって配置され、同様に禁止領域1301の下側にVSS電源線1102が折れ曲がって配置されている。電源線の折れ曲がりにより、配線をより一層高密度にできるとともに、電源端子と電源線を結ぶ拡散層配線の長さが図11のパターン図のそれと比較して格段に短くできるので、ステップ1509で許容抵抗値を越える拡散層配線の数を低減して配置配線の効率を向上させることができるという効果がある。

[0045]

【発明の効果】

以上に説明したように、本発明のスタンダードセルを使用してスタンダードセル列を形成し配置配線することにより、セルの高さが異なるセルであっても支障なく配置配線でき、電源線とセル内配線領域との間の素子領域上も配線チャネルとして使用できるので高密度な配線が可能となり、また電源線の幅をセル列毎に適切な幅に設定できるという効果がえられる。

#### 【図面の簡単な説明】

【図1】

(a), (b) は本発明のスタンダードセルのうちのインバータセルのパターン 図である。

【図2】



(a) は本発明のスタンダードセルのうちの2入力NORセルのパターン図であり、(b) は本発明のスタンダードセルのうちの2入力NANDセルのパターン図である。

【図3】

(a) は本発明のスタンダードセルのうちの低電力インバータセルのパターン図であり、(b) は本発明のスタンダードセルのうちの基板コンタクトセルのパターン図である。

【図4】

本発明のスタンダードセルの配置配線装置の構成図である。

【図5】

本発明のスタンダードセルの配置配線フロー図である。

【図6】

説明に用いた回路の回路図である。

【図7】

ステップ502の処理の詳細を示すフロー図である。

【図8】

ステップ502の処理を終了した段階におけるパターン図である。

【図9】

ステップ503の処理を終了した段階におけるパターン図である。

【図10】

ステップ505の処理の詳細を示すフロー図である。

【図11】

ステップ505の処理を終了した段階におけるパターン図である。

【図12】


ステップ507の処理の詳細を示すフロー図である。

【図13】

(a), (b), (c), (d) は配置配線の各段階でのレイアウト模式図である。

【図14】





#### 【図15】

本発明のスタンダードセルの他の実施例の配置配線フロー図である。

#### 【図16】

(a), (b), (c) はセルグループののレイアウト模式図であり、(d) は スタンダードセル列である。

#### 【図17】

ステップ1508の処理を終了した段階におけるパターン図である。

#### 【図18】

(a) はスタンダードセル方式のLSIのレイアウト模式図であり、(b) は第 1の従来のスタンダードセルのパターン図である。

#### 【図19】

(a), (b), (C)はそれぞれ第2、第3,第4の従来のスタンダードセルの配線領域図である。

#### 【符号の説明】

- 100, 106, 106a 機能セル
- 101 インバータセル
- 102 2入力NORセル
- 103 2入力NANDセル
- 104 低電力インバータセル
- 105 基板コンタクトセル
- 111 Nウェル
- 112 P型拡散層
- 1 1 3 N型拡散層
- 114 ポリシリコン
- 115, 116, 1105 コンタクトホール
- 117 第1層メタル
- 118 VDD端子
- 119 VSS端子





- 401 配置配線システム
- 402 セルライブラリファイル
- 403 回路接続情報ファイル
- 404 制約情報ファイル
- 405 入出力表示装置
- 406 パラメータファイル
- 901, 901a, 901b 第1層メタルの接続線
- 1 1 0 1 VDD電源線
- 1102 VSS電源線
- 1103, 1103a, 1103b P型拡散層配線
- 1104 N型拡散層配線
- 1301 禁止領域
- 1302 スルーホール
- 1303 第2層メタルの接続線
- 1801 配線チャネル領域
- 1802 セル間配線
- 1803 セル列間配線




【書類名】 図面


【図1】







【図2】







### 【図3】









# 【図5】









【図8】




【図9】




【図10】




【図11】




## 【図12】




【図13】



【図14】





【図15】





【図16】

(a)












【図17】





【図18】











【書類名】 要約書

【要約】

【課題】セル高さ一定の制約がなく、電源線とセル内配線領域との間の領域にセル間配線がなされ、また最適な線幅の電源線を確保できるスタンダードセルを提供する。

【解決手段】VDD端子118をP型拡散層112とし、VSS端子119をN型拡散層113とし、入力端子と出力端子を第1層メタル117としたスタンダードセルを用いて、第1層メタルの電源線と接続するときには電源端子から拡散層の電源線を引き伸ばして電源線との重なり部を形成してコンタクトホール設ける。

【選択図】 図1

## 認定・付加情報

特許出願の番号

平成11年 特許願 第182445号

受付番号

5 9 9 0 0 6 1 7 9 7 2

書類名

特許願

担当官

第五担当上席 0094

作成日

平成11年 6月30日

<認定情報・付加情報>

【提出日】

平成11年 6月28日

## 出願人履歴情報

識別番号

[000232036]

1. 変更年月日 1990年 8月13日

[変更理由]

新規登録

住 所 神奈川県川崎市中原区小杉町1丁目403番53

氏 名

日本電気アイシーマイコンシステム株式会社